Astera Labs 推出业界首个 CXL™ 2.0 Memory Accelerator SoC Platform
时间:2021-11-23 15:41来源:
摘要:中国,北京-2021年11月23日-智能系统连接解决方案的先驱AsteraLabs今日宣布为ComputeExpressLink(CXL)1120互连推出全新LeoMemoryAcceleratorPlatform,该平台可为处理器、工作负载加速器和智能IO设备实现强大的分解内存池化和扩展。Leo解决了处理器的内存带宽瓶颈和容量限制,同时提供了对大规模企业和云服务器部署来说至关重要的内置机群管理(FleetManagement)和深度诊断功能。
中国,北京 - 2021年11月23日-智能系统连接解决方案的先驱 Astera Labs 今日宣布为 Compute Express Link (CXL) 1.1/2.0 互连推出全新 Leo Memory Accelerator Platform,该平台可为处理器、工作负载加速器和智能 I/O 设备实现强大的分解内存池化和扩展。Leo 解决了处理器的内存带宽瓶颈和容量限制,同时提供了对大规模企业和云服务器部署来说至关重要的内置机群管理(Fleet Management)和深度诊断功能。
Astera labs 首席执行官 Jitendra Mohan 表示:“CXL 是超大规模数据中心的真正颠覆者,提供内存扩展和池化功能,可为以数据为中心的可组合计算基础架构新时代提供支持。我们与领先的处理器供应商、系统 OEM 和战略云客户同步开发了 Leo SoC 平台,以推出下一代内存互连解决方案。”
CXL 是一个基础标准,并已证实是实现云端人工智能愿景的关键推动因素。Astera Labs 为这项激动人心的技术做出了骄人贡献,并且正在与业界主要领导者合作开发 CXL 技术,以加快强大生态系统的开发和部署。
Intel 技术计划总监 Jim Pappas 表示:“CXL 的推出为在 CPU 与加速器之间建立统一且连贯的内存空间奠定了重要能力基础,这一创新将彻底改变未来几年数据中心服务器架构的构建方式。Astera Labs 的 Leo CXL Memory Accelerator Platform 是 Intel 生态系统在主机与附属设备之间实现共享内存空间的一个重要推动因素。”
作为业界首个实施 CXL.memory (CXL.mem) 协议的 CXL SoC 解决方案,Leo CXL Memory Accelerator Platform 支持 CPU 访问并管理 CXL 附加的 DRAM 和持久内存,从而能够在不影响性能的情况下大规模高效利用集中式内存资源。
AMD 客户兼容性总监 Michael Hall 表示:“AMD 认识到 CXL 为异构计算带来的巨大价值,可通过资源分解来满足行业对增加计算容量和加快数据处理的需求。像 Astera Labs 的 Leo Memory Accelerator Platform 之类的解决方案对于在 AMD 处理器、加速器和内存扩展之间实现更紧密的耦合来说至关重要。”
由 IC 和硬件组成的 Leo Platform 将整体内存带宽提高了 32 GT/s/Lane,容量提高多达 2TB,同时保持超低延迟,并提供服务器级别的 RAS 功能,以实现强大而可靠的云规模操作。
Arm 战略细分市场高级总监 John DaCosta 表示:“为了继续推动异构计算的快速增长,我们需要消除一些障碍,比如跨一般企业、超大规模企业、存储和加速器应用来扩展内存和实现高速互连的成本。Arm 认为 CXL 是该领域的重要推动力,Astera Labs 的新平台有助于利用基于 Arm® 的技术来解决云和边缘计算数据中心的这些需求。”
Astera Labs 凭借其无与伦比的 CXL 连接专业知识以及对无缝生态系统互操作性的关注,继续推动下一波超大规模的数据中心创新。
CXL Consortium 总裁 Barry McAuliffe 表示:“Astera Labs 一直是 CXL Consortium 的重要成员,在实现异构计算架构的连接方面贡献了自己的专长。我们很高兴看到 Astera Labs 推出其首个 CXL 内存扩展和池化解决方案,为快速扩展的 CXL 生态系统提供支持。”
基于在 Aries CXL Smart Retimers 上取得的成功,Leo CXL Memory Accelerator Platform 扩展了 Astera Labs 的解决方案系列,释放了 CXL 互连的真正潜力。公司的突破性解决方案组合现在包含多个优秀产品系列,可为基于复杂异构计算架构和可组合分解拓扑并以数据为中心的现代系统建立连接。
如需了解有关 CXL 连接解决方案的更多信息,请访问 www.AsteraLabs.com 或联系 info@AsteraLabs.com。
相关资源:
• 利用 Astera Labs 的专用连接解决方案释放 CXL™ 的全部潜力(视频)
• Leo CXL™ Memory Accelerator Platform 简介和 CXL 互操作演示(视频)
• 建立连接是利用数据改变世界的关键(文章)
关于Astera Labs
Astera Labs Inc. 是一家总部位于加州硅谷中心的无晶圆厂半导体公司,专注于为数据中心中以数据为中心的系统提供专用连接解决方案。公司的产品组合包括系统感知半导体集成电路、板卡和服务,以实现 CXL、PCIe 和以太网的可靠连接。有关 Astera Labs 的更多信息和职位空缺详情,请访问 www.AsteraLabs.com。
Compute Express Link™和CXL™是CXL™联盟的商标。
Astera labs 首席执行官 Jitendra Mohan 表示:“CXL 是超大规模数据中心的真正颠覆者,提供内存扩展和池化功能,可为以数据为中心的可组合计算基础架构新时代提供支持。我们与领先的处理器供应商、系统 OEM 和战略云客户同步开发了 Leo SoC 平台,以推出下一代内存互连解决方案。”
CXL 是一个基础标准,并已证实是实现云端人工智能愿景的关键推动因素。Astera Labs 为这项激动人心的技术做出了骄人贡献,并且正在与业界主要领导者合作开发 CXL 技术,以加快强大生态系统的开发和部署。
Intel 技术计划总监 Jim Pappas 表示:“CXL 的推出为在 CPU 与加速器之间建立统一且连贯的内存空间奠定了重要能力基础,这一创新将彻底改变未来几年数据中心服务器架构的构建方式。Astera Labs 的 Leo CXL Memory Accelerator Platform 是 Intel 生态系统在主机与附属设备之间实现共享内存空间的一个重要推动因素。”
作为业界首个实施 CXL.memory (CXL.mem) 协议的 CXL SoC 解决方案,Leo CXL Memory Accelerator Platform 支持 CPU 访问并管理 CXL 附加的 DRAM 和持久内存,从而能够在不影响性能的情况下大规模高效利用集中式内存资源。
AMD 客户兼容性总监 Michael Hall 表示:“AMD 认识到 CXL 为异构计算带来的巨大价值,可通过资源分解来满足行业对增加计算容量和加快数据处理的需求。像 Astera Labs 的 Leo Memory Accelerator Platform 之类的解决方案对于在 AMD 处理器、加速器和内存扩展之间实现更紧密的耦合来说至关重要。”
由 IC 和硬件组成的 Leo Platform 将整体内存带宽提高了 32 GT/s/Lane,容量提高多达 2TB,同时保持超低延迟,并提供服务器级别的 RAS 功能,以实现强大而可靠的云规模操作。
Arm 战略细分市场高级总监 John DaCosta 表示:“为了继续推动异构计算的快速增长,我们需要消除一些障碍,比如跨一般企业、超大规模企业、存储和加速器应用来扩展内存和实现高速互连的成本。Arm 认为 CXL 是该领域的重要推动力,Astera Labs 的新平台有助于利用基于 Arm® 的技术来解决云和边缘计算数据中心的这些需求。”
Astera Labs 凭借其无与伦比的 CXL 连接专业知识以及对无缝生态系统互操作性的关注,继续推动下一波超大规模的数据中心创新。
CXL Consortium 总裁 Barry McAuliffe 表示:“Astera Labs 一直是 CXL Consortium 的重要成员,在实现异构计算架构的连接方面贡献了自己的专长。我们很高兴看到 Astera Labs 推出其首个 CXL 内存扩展和池化解决方案,为快速扩展的 CXL 生态系统提供支持。”
基于在 Aries CXL Smart Retimers 上取得的成功,Leo CXL Memory Accelerator Platform 扩展了 Astera Labs 的解决方案系列,释放了 CXL 互连的真正潜力。公司的突破性解决方案组合现在包含多个优秀产品系列,可为基于复杂异构计算架构和可组合分解拓扑并以数据为中心的现代系统建立连接。
如需了解有关 CXL 连接解决方案的更多信息,请访问 www.AsteraLabs.com 或联系 info@AsteraLabs.com。
相关资源:
• 利用 Astera Labs 的专用连接解决方案释放 CXL™ 的全部潜力(视频)
• Leo CXL™ Memory Accelerator Platform 简介和 CXL 互操作演示(视频)
• 建立连接是利用数据改变世界的关键(文章)
关于Astera Labs
Astera Labs Inc. 是一家总部位于加州硅谷中心的无晶圆厂半导体公司,专注于为数据中心中以数据为中心的系统提供专用连接解决方案。公司的产品组合包括系统感知半导体集成电路、板卡和服务,以实现 CXL、PCIe 和以太网的可靠连接。有关 Astera Labs 的更多信息和职位空缺详情,请访问 www.AsteraLabs.com。
Compute Express Link™和CXL™是CXL™联盟的商标。
免责声明:本文若是转载新闻稿,转载此文目的是在于传递更多的信息,版权归原作者所有。文章所用文字、图片、视频等素材如涉及作品版权问题,请联系本网编辑予以删除。
我要投稿
近期活动
- 安森美汽车&能源基础设施白皮书下载活动时间:2024年04月01日 - 2024年10月31日[立即参与]
- 2023年安森美(onsemi)在线答题活动时间:2023年09月01日 - 2023年09月30日[查看回顾]
- 2023年安森美(onsemi)在线答题活动时间:2023年08月01日 - 2023年08月31日[查看回顾]
- 【在线答题活动】PI 智能家居热门产品,带您领略科技智慧家庭时间:2023年06月15日 - 2023年07月15日[查看回顾]
- 2023年安森美(onsemi)在线答题活动时间:2023年06月01日 - 2023年06月30日[查看回顾]
分类排行榜
- 汽车电子电源行业可靠性要求,你了解多少?
- 内置可编程模拟功能的新型 Renesas Synergy™ 低功耗 S1JA 微控制器
- Vishay 推出高集成度且符合 IrDA® 标准的红外收发器模块
- ROHM 发布全新车载升降压电源芯片组
- 艾迈斯半导体推出行业超薄的接近/颜色传感器模块,助力实现无边框智能手机设计
- 艾迈斯半导体与 Qualcomm Technologies 集中工程优势开发适用于手机 3D 应用的主动式立体视觉解决方案
- 维谛技术(Vertiv)同时亮相南北两大高端峰会,精彩亮点不容错过
- 缤特力推出全新商务系列耳机 助力解决开放式办公的噪音难题
- CISSOID 和泰科天润(GPT)达成战略合作协议,携手推动碳化硅功率器件的广泛应用
- 瑞萨电子推出 R-Car E3 SoC,为汽车大显示屏仪表盘带来高端3D 图形处理性能
编辑推荐
小型化和稳定性如何兼得?ROHM 推出超小型高输出线性 LED 驱动器 IC,为插座型 LED 驱动 IC 装上一颗强有力的 “心脏”
众所周知,LED的驱动IC担负着在输入电压不稳定的情况下,为LED提供恒定的电流,并控制恒定(可调)亮度的作用。无论是室内照明,还是车载应用,都肩负着极为重要的使命。
- 关于反激电源效率的一个疑问
时间:2022-07-12 浏览量:10184
- 面对热拔插阐述的瞬间大电流怎么解决
时间:2022-07-11 浏览量:8940
- PFC电路对N线进行电压采样的目的是什么
时间:2022-07-08 浏览量:9585
- RCD中的C对反激稳定性有何影响
时间:2022-07-07 浏览量:7198
- 36W单反激 传导7~10M 热机5分钟后超标 不知道哪里出了问题
时间:2022-07-07 浏览量:5971
- PFC电感计算
时间:2022-07-06 浏览量:4183
- 多相同步BUCK
时间:2010-10-03 浏览量:37867
- 大家来讨论 系列之二:开机浪涌电流究竟多大?
时间:2016-01-12 浏览量:43162
- 目前世界超NB的65W适配器
时间:2016-09-28 浏览量:60025
- 精讲双管正激电源
时间:2016-11-25 浏览量:128116
- 利用ANSYS Maxwell深入探究软磁体之----电感变压器
时间:2016-09-20 浏览量:107560
- 【文原创】认真的写了一篇基于SG3525的推挽,附有详细..
时间:2015-08-27 浏览量:100298