当前位置：世纪电源网>产品>产品动态>正文

简化超高速数字系统中确定性延迟的设计

时间：2021-07-06 10:43来源：21 Dianyuan

摘要：实现确定性延迟是当今许多系统设计中讨论的主题。

实现确定性延迟是当今许多系统设计中讨论的主题。过去，人们一直在努力提高数据传输速度和带宽。如今的应用则越来越重视确定性——即要求数据包在精确的、可重复的时间点传送。
本文将在设备的层面讨论确定性这一主题，以及如何设计超高速数据转换和信号处理系统以保证确定性延迟。以下三个因素将决定确定性如何实现：
1. 采取措施减少数字设计组件中发生的亚稳态事件
2. 计算数字后端的延迟，确保多个数据链路通道之间（如HSSL）的数据对齐
3. 优化时间延迟的余量，保证不会因为 PVT 的变化而出现意外的不确定性。
具体来说，我们将考虑亚稳态的影响和同步系统的方案，并介绍如何在模拟和数字信号处理域之间的接口上保持确定性
管理超高速系统中数据转换器阵列的延迟的能力在复杂系统中非常重要，这些系统包括数字波束导向雷达、波束成形多载波通讯等。延迟会降低系统的性能。工程师的目标是将延迟控制在可知的范围内。
如今有两种流行的 IC 数据接口:无许可证的 ESIstream和行业标准JESD204B（sub-classes 1 和2）。这两种接口都被广泛应用于连接数据转换器和逻辑器件（LD）如 FPGA和 ASIC。两者都承诺确定性，但在具体的实现上有所不同。本文将阐述，考虑到优秀的灵活性、较低的开销和绝对延迟，ESIstream将是最佳的选择。
延迟的定义
延迟的简单定义是操作和响应之间的时间差。在采样数据系统中，通常我们最关心的是最大延迟。对于以硬件为点的本文，不确定性的来源以及如何管理这些来源是一个关键问题。确定性是一个简单的需求，即系统对于给定的一组输入产生相同的结果。不论环境或启动条件如何变化，结果都是可预测的，并排除随机因素。本质上，确定性系统提供了有限的响应。


免责声明：本文若是转载新闻稿，转载此文目的是在于传递更多的信息，版权归原作者所有。文章所用文字、图片、视频等素材如涉及作品版权问题，请联系本网编辑予以删除。
上一篇：Nexperia获得Newport Wafer Fab的100%所有权，正式更名为Nexperia Newport
下一篇：汽车USB 2.0和5 V Type-C解决方案提供充电和稳健的数据线保护解决方案提供充电和稳健的数据线保护
我要投稿
近期活动
分类排行榜
编辑推荐
小型化和稳定性如何兼得？ROHM 推出超小型高输出线性 LED 驱动器 IC，为插座型 LED 驱动 IC 装上一颗强有力的 “心脏”

众所周知，LED的驱动IC担负着在输入电压不稳定的情况下，为LED提供恒定的电流，并控制恒定（可调）亮度的作用。无论是室内照明，还是车载应用，都肩负着极为重要的使命。

帖子推荐更多
精华
热门

Copyright 2008-2024 21dianyuan.com All Rights Reserved 备案许可证号为：津ICP备10002348号-2