巧用示波器一步解决液晶屏驱动时序调试难题

时间:2021-04-23 14:35来源:ZLG立功科技·致远电子

摘要:调试液晶屏显示异常时,需要通过异常现象反复修改驱动参数,过程相当繁琐。使用ZDS4054Plus长存储示波器,捕获完整驱动时序,使调整液晶屏驱动参数变得简单快捷!

液晶屏幕使用多屏拼接时,容易出现显示图像重复、错位等帧同步异常,以往需要根据异常现象进行逆向推导,反复调试修改驱动器参数,这种方式费时费力。使用长存储示波器,可一次捕获完整驱动时序,调试LCD控制器再也不烧脑,下文通过实际案例解析ZDS4054Plus在LCD液晶屏驱动测试中的应用。

一、LCD控制器、驱动器工作原理

要使LCD的显示文字或图像,需要通过LCD控制器输出RGB数据给LCD驱动器,LCD驱动器就把数据放到缓存中,然后以60帧/秒的速度刷新LCD屏显示。

LCD控制器器通过行信号和列信号的不同组合,实现对每个像素进行控制,这种行扫描(HYNC)信号周期很短(高达40kHz-100kHz),使屏幕上能够显示稳定的图像。

LCD控制器信号时序及工作原理如下:


 
图1 TFT显示屏驱动时序图
 
l VSYNC:帧同步信号,表示扫描1帧的开始,一帧也就是LCD显示的一个画面;
l HSYNC:行同步信号,表示扫描1行的开始;
l VCLK:像素时钟信号,每个脉冲填充1个像素点;
l VDEN:数据使能信号,高电平时,填充数据有效;
l VD[23:0]:LCD像素数据输出端口。
l LEND:行结束信号。

以一个1024X768像素的LCD屏为例,完整显示一屏图像的信号,必须包含1个VSYNC周期、768个有效HSYNC周期,每个VDEN高电平包含1024个像素时钟信号。显示出现问题可通过帧同步信号、行同步信号的频率、占空比、延时、每个VSYNC周期包含的HSYNC周期数、VDEN周期包含的VSCLK周期数进行排查。

二、使用ZDS4054Plus示波器解决LCD显示异常实例

1. 图片叠加、重复
现象:LCD显示上大范围的图像出现错位、叠加或者重复。

成因:出现这种情况一般不会是行同步或者场同步信号的延时引起的,基本可以排除这方面的影响。可以检查是否存在时序或者时钟频率上存在差异引起的。

解决方法:碰见这种情况首先应该做的就是先仔细计算DMA传输参数,精确适配行场信号。


 
图2 图像叠加、重复时序分析
 
如示波器截图所示,各通道对应信号依次为VCLK、VSYNC、VHSYNC、VDEN信号,分析步骤如下:
1) 由于一帧完整的信号时间通常达到30ms以上,示波器需要调到10ms/div的时基,而VCLK信号频率通常高达48-96MHz,采样率至少得保持500Ms/s,才能对时序进行分析,此时普通示波器无法完整捕获波形。
2) ZDS4054Plus在10ms/div的时基下,依然能够保持1Gs/s采样率,可完美还原波形,配合每通道标配的硬件频率计,可分析各信号频率是否存在异常。

2. 图像错位
现象:LCD显示在水平方向发生位移,或者在上面或底部有一条几个像素的彩色、白色或黑色条纹。
成因:一般来说,出现这种情况和帧同步、行同步信号有关,如果是常态异常,可能是初始化参数设置不对,若是偶发异常可能是工作过程中,帧同步、行同步信号收到干扰。
解决方法:检查LCD控制器的行同步与场同步信号的宽度、前后延时、极性的匹配。


 
图3 图像错位时序分析
 
如示波器截图所示,各通道对应信号依次为VCLK、VSYNC、VHSYNC、VDEN信号,分析步骤如下:
1) 通过全屏测量统计,分析各信号正负脉冲宽度,若VSYNC、VHSYNC脉宽存在异常值,可判断为干扰信号引起的显示异常。

2) 若脉宽正常时,可通过区间测量统计计算周期数,分析各个大小周期信号直接的相互包含关系,检查时序参数。3)  通过缩放模式以及光标测量,分析各时序信号之间的延时。


免责声明:本文若是转载新闻稿,转载此文目的是在于传递更多的信息,版权归原作者所有。文章所用文字、图片、视频等素材如涉及作品版权问题,请联系本网编辑予以删除。
我要投稿
近期活动
帖子推荐更多

Copyright 2008-2021 21dianyuan.com All Rights Reserved 备案许可证号为:津ICP备10002348