如何设计DSP处理器的电源?

时间:2010-07-01 09:21来源:世纪电源网

摘要:为了满足4G-LTE基站的需求,DSP制造商在其处理器中提供了更强大的处理能力和更大的吞吐量。这些多核处理器许多以GHz的速度运行并使用加速器来提高吞吐量。虽然这些新特性通过支持更多的通道提高了基站的密度,但也迫使设计人员设计出功率更高且仍鲁棒的电源。不良的电源可能会导致电压偏低或电流提供能力不足,...

为了满足4G-LTE基站的需求,DSP制造商在其处理器中提供了更强大的处理能力和更大的吞吐量。这些多核处理器许多以GHz的速度运行并使用加速器来提高吞吐量。虽然这些新特性通过支持更多的通道提高了基站的密度,但也迫使设计人员设计出功率更高且仍鲁棒的电源。不良的电源可能会导致电压偏低或电流提供能力不足,进而导致产生无法预测的逻辑故障。一个好的DSP电源应有能力对负载暂态提供足够电流,有能力处理浪涌电流,并在启动时准确地对电源排序。

 

随着手机普遍从单纯的通讯工具演变成包含Web和电子邮件访问能力的设备,满足用户对无线数据服务的需求已成为无线运营商面临的新挑战。在过去,有线连接可通过增加额外的线缆来提高带宽。遗憾的是,对于无线公司,要提高数据传输速度和容量就必须创造新的技术和标准。无线技术从基于调频无线电的蜂窝技术(1G)发展到基于CDMA的GSM(2G),然后发展到基于CDMA2000的技术(3G)。为满足新的LTE/WiMAX(4G)标准的要求,DSP处理器需处理更大的数据吞吐量,处理器的处理复杂性大大增加。

 

为复杂的DSP处理器设计良好的电源是非常重要的。良好的电源应有能力应付动态负载切换并可以控制在高速处理器设计中存在的噪声和串扰。DSP处理器中的不断变化的瞬态是由高开关频率和转进/转出低功耗模式造成的。依赖于电源设计的带宽和布局,这些快速变化的瞬态过程可能引起较高的电压下降。电源也应有能力处理总线竞争和去耦电容放电所引起的大幅度的浪涌电流。如果没有能力管理较大的电流,输出电压可能会降到处理器电压最大容许范围之外。

 

设计人员在选择DSP电源时首先需选定稳压器的类型。稳压器可分为两大类,即线性稳压器和开关稳压器。由于采用了由一个导通元件和一个误差放大器组成的简单拓扑结构,线性稳压器易于使用。线性稳压器的主要优点是,由于通常环路带宽较高,输出噪声低且瞬态性能较好,主要缺点是在大负载和在输入和输出之间压差较大时效率低。线性稳压器功耗的计算公式为:

 

(电子工程专辑)
 

 

输入电压通常为5V或3.3V,输出电压则降至1.0V至1.2V。这个电压差乘以5A或更大的负载电流,可能产生超出线性稳压器承受能力的功耗。因此,处理器电源通常选用开关稳压器。开关稳压器使用电感和电容来存储和传输从输入到输出的能量。由于导通元件并非常通并一直向输出端传输功率,这种结构的效率高于线性稳压器。开关稳压器可采用脉冲频率调制(PFM)和脉冲宽度调制(PWM)。PFM型开关稳压器的优点是轻载效率高,由于DSP频繁转进/转出低功耗模式,这是一项非常重要的特性。这种技术的缺点是,由于在每个周期开始时有大量的电流传送到输出端,其噪声通常高于PWM稳压器。通过在输出端额外添加电容可降低这个噪声。PWM稳压器工作在一个固定的频率,通过改变脉冲宽度来保持正确的输出电压。一般来说,PWM稳压器的优点是,当在较高频率运行时,噪音低且使用的元件较小。不过,它们确实有轻载效率低的缺点,对于在低功耗模式下运行的处理器,这个缺点可能会带来问题。

 

在任何DSP处理器的数据手册中,电源电压容差都是一项重要的指标。对于给处理器供电的电源,必须满足的要求是永远不降到这个指标之外。要满足这个指标,电源面临着许多必须克服的挑战,因而,在选择电源时需要仔细考虑各种因素。电源的输出电压精度在这个容差中占有很大一部分。例如,一款典型的DSP处理器可能要求1.2V的内核电压和1.8V的I/O电源电压,容差均为5%。如果电源的过热输出精度为2%,那么,设计师只有3%的裕量来克服其它障碍。幸运的是,电源的输入电压是相对稳定的,借助于良好的去耦电容布局,设计人员不必担心线稳压指标。但是,设计人员必须关注负载稳压指标,因为DSP处理器需承受多重负载并需进出低功耗模式。典型的负载稳压指标可能在0.2%到0.5%之间,是电源总容差的重要组成部分。

 

最后,负载变化将不但会影响稳压,而且由于其快速变化的动态特性,将给电源带来幅度大且速度快的负载暂态。要在这些动态暂态过程中保持输出电压,电源做出的反应必须足够快且强烈。大容量的输出电容有助于缓解电压下降,但这个功率大部分将来自电源的环路带宽和增益。电源的环路带宽决定了电源对负载变化做出反应的速度有多快,而增益决定了反应的强度。图1表明,当容差为5%时,负载稳压和电源精度已经用去了2.2%,只为电源留下33mV来应付处理器可能承受的任何暂态。在为DSP选择电源时,设计人员需要密切关注这些指标和电源的负载暂态行为。

 

 

图1: DSP处理器的电压容差。(电子工程专辑)
图1: DSP处理器的电压容差。

                                                                                                                           来源:电子工程

免责声明:本文若是转载新闻稿,转载此文目的是在于传递更多的信息,版权归原作者所有。文章所用文字、图片、视频等素材如涉及作品版权问题,请联系本网编辑予以删除。
我要投稿
近期活动
帖子推荐更多

Copyright 2008-2024 21dianyuan.com All Rights Reserved 备案许可证号为:津ICP备10002348号-2