了解如何使用每个ESIstream开发包（KU FPGA、Versal ACAP等）中提供的Vivado仿真器和测试台来仿真EV12AQ600 ADC的ESIstream串行接口。了解同步的信息以及整体延迟的构成。
- EV12AQ600 ADC 产品网页: EV12AQ600 | Teledyne e2v Semiconductors (teledyneimaging.com)
- ESIstream官网：www.esistream.com
- 视频：开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口 (qq.com)
- 视频：Versal ACAP和ESIstream串行接口 (qq.com)
- VHDL 设计示例用户指南：https://github.com/ESIstream/ESIstream_documents/raw/master/ESIstream_package_v3%20-%20user%20guide.pdf
- 白皮书：简化超高速数字系统中确定性延迟的设计 – e2v (teledyne-e2v.cn
