使用控片测得2mil、1.5 mil、1.5 mil优化条件后的损坏层厚度及TEM分析宜特指出，功率半导体进行“减薄”，一直都是改善工艺，使得功率组件实现“低功耗、低输入阻抗”最直接有效的方式。晶圆减薄除了有效减少后续封装材料体积外，还可因降低RDS(on)(导通阻抗)进而减少热能累积效应，以增加芯片的使用寿命。
 

但如何在减薄工艺中降低晶圆厚度，又同时兼顾晶圆强度，避免破片率居高不下之风险自晶圆减薄最大的风险。
 

为解决此风险，iST宜特领先业界，已完成2mil(50um)、1.5mil(38um)，甚至到0.4mil(10um)减薄技术开发，iST宜特更藉由特殊的优化工艺，在降低晶圆厚度的同时，也兼顾晶圆强度，可将研磨损伤层(Damage layer)降到最低。
 

关于宜特科技

始创于1994年，iST宜特从 IC 线路除错及修改起家，逐年拓展新服务，包括失效分析、可靠性验证、材料分析等，建构完整验证与分析工程平台与全方位服务。客群囊括电子产业上游 IC 设计至中下游成品端，并建置车用电子验证平台、高速传输信号测试。宜特秉持着提供客户完整解决方案的宗旨，从验证领域，跨入“晶圆后端工艺整合”量产服务。更多讯息请上官网 https://www.istgroup.com

免责声明：本文转载自互联网，转载此文目的在于传递更多信息，版权归原作者所有。文章所用文字、图片、视频等如涉及作品版权问题，请联系小编。