ASML可支撑摩尔定律延续到2030年!台积电将研发1.5nm制程工艺?

时间:2018-05-24 11:15来源:东方IC

摘要:早在2017年初,就有媒体提到,继7nm制程工艺问世之后,接着各大厂商会争相开发5nm工艺,再到3nm工艺。那么在更遥远的未来呢?

早在2017年初,就有媒体提到,继7nm制程工艺问世之后,接着各大厂商会争相开发5nm工艺,再到3nm工艺。那么在更遥远的未来呢?光刻机制造商ASML的CEO Peter Wennink当初在接受媒体的采访时则表示,EUV(极紫外光刻机)工艺不仅能帮助下游的厂商降低7nm、5nm的工艺成本,还可支撑芯片制造业到2030年前后的工艺;并且在当时就已经有客户在讨论和研究未来的1.5nm工艺方案和路线图了。

 

 

 

而之前,包括英特尔、台积电等在内的高层,以及行业中的专家和工程师们,大都都对3nm及其以下的工艺持相当保守的观点。台积电的创始人张忠谋2017年9月在公开场合讲出,起码在未来10年中,摩尔定律在半导体行业中依然不会失效。台积电完全能够研发出5nm制程和3nm制程。但要研发出2nm及其以下制程,会面临很高的难度。台积电要不要研发2nm及其以下制程技术,还要再等几年才能确定结果。并且,台积电在未来会投产3nm制程。但包括张忠谋等台积电的高管们也都在忧心,3nm制程的生产成本其实不算低,今后台积电的3nm制程会有多大市场,尚没法评估出来。

 

 

 

业内人士分析,英特尔、台积电和三星等厂商之所以争抢ASML的EUV光刻机,主要是因为EUV光刻机有三点优势。首先,对晶圆制造商而言,单次EUV曝光可以取代3次或更多次的光学曝光,每个掩模层可以节省大约1.5天的时间。其次,厂商在创建图案时使用多个掩膜会导致EPE的增加,而将多个光学掩模简化为单个EUV掩模可以将EPE减少高达90%。再则,EUV能够帮助厂商创建出比多重图形曝光技术更一致和更清晰的图案,从而能够实现更严格的电气参数分布。在某些情况下,厂商采用EUV光刻机的确能够起到节约成本的效果。

 

日前,据台湾媒体报道,摩根大通最新发布的一份报告显示,摩尔定律出现重大突破。ASML确认了1.5nm制程工艺的发展性,并可支撑摩尔定律延续至2030年。分析师还预期,台积电与三星新一轮的制程工艺竞赛将围绕1.5nm展开,并且台积电具有技术领先的优势,稳赢三星的概率大。摩根大通科技产业研究部的主管哈戈谷指出,ASML当前更加坚定摩尔定律可延伸至1.5nm工艺,以支撑半导体产业至少发展至2030年。

 

 

 

另外,ASML将在3nm与更先进的制程采用高数值孔径(NA)光学系统;过去,ASML为发展NA系统,收购了卡尔蔡司旗下的子公司蔡司半导体。如今,外资圈内已经有人证实,ASML将拓展3nm及其以下的制程技术。

 

Substance Capital的合伙人陈慧明指出,台积电之所以能在行业中长期保持龙头地位,靠的是不断推进自己的制程工艺进步。因此,ASML开展研究1.5nm工艺制程技术,有利于台积电继续巩固自身在晶圆代工行业中优势。异康集团暨青兴资本的首席顾问杨应超称,ASML在技术上的进展是半导体芯片行业中的一大突破,对整个大产业会产生积极的效果。现在台积电与三星之间正围绕着7nm制程工艺激烈开打,今后两者之间在制程技术上的竞争料将更为激烈。

免责声明:本文若是转载新闻稿,转载此文目的是在于传递更多的信息,版权归原作者所有。文章所用文字、图片、视频等素材如涉及作品版权问题,请联系本网编辑予以删除。
我要投稿
近期活动
帖子推荐更多

Copyright 2008-2024 21dianyuan.com All Rights Reserved 备案许可证号为:津ICP备10002348号-2