当前位置：世纪电源网>动态>上游动态>正文

首款 3nm 测试芯片流片成功

时间：2018-03-08 15:23来源：慧聪电子网

摘要：近日，纳米电子与数字技术研发创新中心imec与楷登电子今日联合宣布，得益于双方的长期深入合作，业界首款3nm测试芯片成功流片。

近日，纳米电子与数字技术研发创新中心imec与楷登电子（美国Cadence公司）今日联合宣布，得益于双方的长期深入合作，业界首款3nm测试芯片成功流片。该项目采用极紫外光刻（EUV）技术，193浸没式（193i）光刻技术设计规则，以及Cadence®Innovus™设计实现系统和Genus™综合解决方案，旨在实现更为先进的3nm芯片设计。
 
Imec为测试芯片选择了业界通用的64-bitCPU，并采用定制3nm标准单元库及TRIM金属的流程，将绕线的中心间距缩短至21nm。Cadence与imec携手助力3nm制程工艺流程的完整验证，为新一代设计创新保驾护航。
 
CadenceInnovus设计实现系统是大规模的并行物理实现系统，帮助工程师交付高质量设计，在满足功耗、性能和面积（PPA）目标的同时缩短产品上市时间。CadenceGenus综合解决方案是新一代高容量RTL综合及物理综合引擎，满足最新FinFET工艺的节点需求，并将RTL设计效率提高达10倍。
 
项目期间，EUV技术及193i光刻规则皆经过测试，以满足所需分辨率；并在两种不同的图案化假设下比较了PPA目标。
 
“随着芯片制程工艺深入到3nm节点，互连参数显得愈加关键，“imec半导体技术与系统事业部执行副总裁AnSteegan表示。”我们在测试芯片上投入了大量精力，助力互连参数的可测量和优化，以及3nm制程工艺的验证。
 
同时，Cadence数字解决方案也让3nm工艺的实现万事俱备。Cadence完美集成的工作流让该解决方案的采纳更加简单，帮助我们的工程设计团队在开发3nm规则集的时候保持高效。”
 
“Imec领先的基础设施让生产前创新领先于业界需求成为可能，是EDA行业的关键合作伙伴，“Cadence公司全球副总裁兼数字与签核事业部总经理Chin-chiTeng博士表示。“我们与imec的合作在2015年成功流片业界首款5nm芯片的基础上继续深化，此次3nm测试芯片的成功流片标志着全新的里程碑，继续引领未来先进节点移动设计领域的变革。”
免责声明：本文若是转载新闻稿，转载此文目的是在于传递更多的信息，版权归原作者所有。文章所用文字、图片、视频等素材如涉及作品版权问题，请联系本网编辑予以删除。
上一篇：景嘉微董事长曾万辉：民用芯片将是公司未来
下一篇：莫大康：台积电兴建全球第一个5纳米芯片生产线
我要投稿
近期活动
分类排行榜
编辑推荐
小型化和稳定性如何兼得？ROHM 推出超小型高输出线性 LED 驱动器 IC，为插座型 LED 驱动 IC 装上一颗强有力的 “心脏”

众所周知，LED的驱动IC担负着在输入电压不稳定的情况下，为LED提供恒定的电流，并控制恒定（可调）亮度的作用。无论是室内照明，还是车载应用，都肩负着极为重要的使命。

帖子推荐更多
精华
热门

Copyright 2008-2024 21dianyuan.com All Rights Reserved 备案许可证号为：津ICP备10002348号-2