3D IC设计打了死结电源完整性分析僵局怎么破_资讯频道

3D IC设计打了死结电源完整性分析僵局怎么破

时间：2017-09-21 09:00来源：电子技术应用网

摘要：数十年来，半导体行业在超级集成的道路上畅通无阻，一方面可以提高功能和性能，另一方面可以降低系统成本。不过，标准的做法是将越来越多的功能塞进单个裸片上，当您想要集成某些采用不同制程的功能时，这条路就走不通了。

数十年来，半导体行业在超级集成的道路上畅通无阻，一方面可以提高功能和性能，另一方面可以降低系统成本。不过，标准的做法是将越来越多的功能塞进单个裸片上，当您想要集成某些采用不同制程的功能时，这条路就走不通了。这就是为什么 3D IC－将 3D 模块和内插器集成在一起变得越来越流行的原因。当前，一个流行的应用案例是将高带宽存储器与处理器并排结合在一起，在 DRAM 堆栈和主存储器之间直接通过低阻抗／高度并行连接实现更高带宽的通信。

当然，每个设计创新都会带来新的设计问题。其中之一就是如何管理这些系统一直到封装和电路板级中的电源完整性。通常情况下，我们将电源完整性分析和配电网络（PDN）设计视为能够逐芯管理的功能，但是别忘了，我们之所以能够这么认为，得益于封装之间的高阻抗，以及芯片的高工作频率最大程度减少了芯片间通信对片上功率噪声的影响。但是，现在不仅存在一系列阻抗，谐振频率也比较宽，包括低频范围的电路板级的 MHz 、中频范围的内插器层／TSV 层的100 MHz 和高频级别的芯片级的 GHz，这种特性意味着对电源完整性存在较大的潜在影响。即使我们可以忽略板级频率的影响，这些中频范围内的频率也绝对无法抹煞。

因此，在进行电源完整性分析时，不能再一厢情愿地认为每个芯片互相独立互不相干了。至少要在整个 3D IC 的封装内分析电源完整性。最近主办的一个网络研讨会特别谈论了这种类型的电源完整性分析。这种分析有两个主要组成部分－一个是为整个 3D IC 设备构建一个精确的电源模型，可以在详细的瞬态和 AC Spice 分析中使用，另一个是确保模型有效地反映了非常宽的响应范围，包括从板级／封装级的 MHz 到芯片级的 GHz 。

构建一个精确的电源模型需要考虑以下几个层面。芯片／裸片的分析已经很成熟了，可以通过 RedHawk 或 Totem（用于模拟设计）来实现。RedHawk 还被推荐用于内插器提取，可以把内插器看做是制造技术文件支持的另一种半导体器件，RedHawk 可以很好地完成这项任务。建议采用 SIwave ／ HFSS 处理 TSV 的提取。最后，这些可以组合成一个系统芯片功率模型（CPM），可以在芯片模型分析仪（CMA）中进行详细的瞬态和 AC 分析。

在分析的第二阶段，重要的是确保 CPM 模型能够反映整个系统所固有的广泛响应范围。在这个阶段的芯片级分析中，可以查看几十纳秒的活动（上面的蓝色部分）。但是，在更大的时间间隔上，不连续的事件可能会导致较大的功率转换，比如 3D IC 封装中另一个芯片从工作模式切换到空闲模式，或者板上另一个器件的活动（上面的红色部分）。

在微秒范围内进行纳秒级别的精确分析是不切实际的。相反，CMA 提供了基于芯片级高频响应和低频输入构建代表性功率噪声频谱的工具，其中，低频输入可以通过各种反映内插器／ TSV 和封装／板对这些不连续性的响应的各种方法生成。然后，可以将这些频谱合并，以生成更加准确地反映全部响应范围的新 CPM 。

建模这些较长周期时间事件的方法包括分析长时间包络，或者从 PowerArtist 配置文件中导出，或通过手动指定的配置文件（可用于反映板上传感器的切换）导出，或通过基于针对该 3D IC 或者电路板的 PDN 生成对阻抗敏感的随机噪声。

由于这些 3D IC 器件具有从芯片到板级的大范围谐振频率，全面充分优化系统级PDN已经变得更加重要。显然，现在需要更广泛的分析。

免责声明：本文若是转载新闻稿，转载此文目的是在于传递更多的信息，版权归原作者所有。文章所用文字、图片、视频等素材如涉及作品版权问题，请联系本网编辑予以删除。

上一篇：QORVO® 和 Ayla Networks 联手开发基于 ZigBee® 的物联网网关

下一篇：英特尔左 T 右 S 发布 10nm 和 22FFL 工艺超越竞争对手三年

我要投稿

近期活动