CAEML总监Elyse Rosenbaum在近日于美国举行的DesignCon大会上的座谈会中表示，这个计画就像很多科技领域的点子，是：「发生在某个下午的一间咖啡店里；我们正面临共同的问题，需要介接电子迁移(electro-migration)与电路领域的行为模式，但不知道该如何取得，因为同业们对不同的应用感兴趣。」

 

Rosenbaum表示：「我们知道我们无法针对某个特定问题取得资金，所以我们决定需要解决所有问题，并与其他大学联手，一起针对适合运用于电子设计领域的各种的机器学习技术与演算法进行调查。 」

 

这项计画获得了美国国家科学基金会(NSF)与9家企业的支持，包括：ADI、Cadence、Cisco、HPE (Hewlett-Packard Enterprise)、IBM、Nvidia、Qualcomm、Samsung与Xilinx；三所合作的大学则是伊利诺大学香槟分校(University of Illinois Urbana-Champaign)、北卡罗莱纳州立大学(NCSU)，以及乔治亚理工学院(Georgia Tech)。

 

到目前为止，该计画的参与成员已经确定了包括高速互连、电力传输、系统级静电放电(ESD)、IP核心重复使用、设计规则检查(design rule checking)等兴趣领域，Rosenbaum的研究团队将探索利用递归神经网路(recurrent neural nets)来为电路的ESD特性建立模型，因此能让系统第一次就通过品质测试。

 

Rosenbaum表示：「我们想为无法利用现有技术来建立模型的现象建模…例如是依据电力传输网路，以及处理器中多核心互动等应用而有所不同的ESD特性。」

 

需要克服的障碍之一，是找到将神经网路预测界定为实体有效输出的方法；Rosenbaum指出，整体来看，研究人员需要谨慎建构机器学习程序的每个步骤，从取得良好的训练资料到选择候选模型、训练它们，并验证其结果。

 

她补充指出：「我们平常建立的大多数是包括预期输出的判别模型(discriminative model)，不过机器学习建立的生成模型(generative model)，会提供输入与输出之间的可能性，这对于像是晶片的制造差异等统计性问题非常有用。」

 

HPE储存部门的杰出技术人员Chris Cheng举出他想应用机器学习的数个案例，例如他预见未来晶片供应商能随着神经网路工程师可以测试并透过云端服务训练，而提供互动的零组件模型；他也预测，通道分析能利用机器学习，以云端服务的形式来处理。此外，他还描绘了一个在示波器中嵌入神经网路，使其能动态学习等化(equalization)技术的构想。

 

EDA供应商Cadence的类比设计工具Virtuoso部门资深研发总监David White表示，该公司已经尝试利用机器学习来解决晶片设计的棘手问题；机器学习能提供处理设计规则增加以及先进制程节点大型晶片设计等问题的方式。

 

White形容，未来将会有设计工具能够在晶片设计流程中，针对例如电子迁移、寄生参数萃取(parasitic extraction)等问题提供回馈，这种能力将可减少晶片设计人员在今日经历的多次设计反覆。NCSU教授Paul Franson 则指出，已经有学生利用机器学习，将晶片绕线的反覆设计由20次减少到4次。